

基于频域特性的时间交替模数转换系统采样时间误差校正算法

刘素娟, 齐佩佩, 姜文姝, 张美慧, 王俊山

(北京工业大学电子信息与控制工程学院, 北京 100124)

摘要: 时间交替模数转换器(Time-Interleaved ADC, TIADC)通道间的采样时间相对误差严重影响了系统的无杂散动态范围(Spurious-Free Dynamic Range, SFDR). 为校正采样时间相对误差, 本文基于 TIADC 输出与模拟输入信号之间的频域关系, 提出一种通过消除输出信号中的误差来校准 TIADC 的算法. 该算法在对输出信号频率表达式进行泰勒近似的基础上构建理想输出信号, 并采用最小均方差(LMS)算法来估算时间误差, 旨在降低硬件设计的复杂度, 提高误差校正的精确度. 仿真和验证结果表明该校正算法很容易扩展到多通道, 并且可以将输出频谱的 SFDR 提高约 47dB.

关键词: 时间交替模数转换; 采样时间误差; 最小均方差

中图分类号: TN911.72; TN47

文献标识码: A

文章编号: 0372-2112 (2015)03-0587-04

电子学报 URL: <http://www.ejournal.org.cn>

DOI: 10.3969/j.issn.0372-2112.2015.03.025

A Timing Mismatch Calibration Method for Time-Interleaved ADC Based on Spectral Characteristics

LIU Su-juan, QI Pei-pei, JIANG Wen-shu, ZHANG Mei-hui, WANG Jun-shan

(College of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, China)

Abstract: Timing mismatches in time-interleaved ADCs (TIADC) greatly degrade the spurious-free dynamic range (SFDR) of this system. For calibrating timing mismatches, based on the spectra relation between the analog input signal and the output signal of the TIADC system, a blind timing mismatch calibration algorithm is proposed by eliminating the error signal in the output signal. By expanding the frequency expression of output signal in Taylor approximation, this algorithm can construct the ideal output signal. By introducing least mean square (LMS) for estimating timing mismatch, this proposed algorithm is aimed at reducing the complexity of hardware and improving the accuracy of calibration algorithms. Experiments show that this algorithm can easily extend to an arbitrary number of channels and improve the SFDR of the output signal about 47dB.

Key words: time-interleaved analog-to-digital converter (TIADC); timing mismatch; least mean square (LMS)

1 引言

随着数字信号处理技术的发展, 数字电路对模数转换器(ADC)采样速率的要求越来越高. 受目前 ADC 芯片发展水平限制, 单个 ADC 很难同时满足高速率和高精度. 采用 M 个相对低速、高精度的 ADC 多通道并行工作构成的时间交替模数转换 (Time-Interleaved ADC, TIADC) 系统, 可以有效的将转换速率提高 M 倍. 这种 TIADC 系统被认为是最有价值的超高速模数转换系统之一^[1]. 但, 制造工艺的局限, 通道之间引入了采样时间相对误差, 从而降低了系统的性能.

目前 TIADC 采样时间相对误差的校正方法主要有两种: 基于已知输入信号的前台校正算法和未知输入信

号的后台校正算法. 前台校正算法具有精度高, 计算复杂度低等优点, 但是需要离线工作, 不能实时校正. 而后台校正算法^[2~5]旨在实时准确地估计和补偿 TIADC 的采样时间相对误差, 且不影响正常工作. 目前, 研究人员已提出多种比较有效的后台校正算法. 文献[2]给出了一种后台估计算法, 不需要已知输入信号, 直接利用待测信号的采样数据进行估计, 不过该算法需要多次迭代, 运算复杂度高, 不利于工程实现. 而文献[3]提出的估计算法, 仅适用于特定通道数的 TIADC 系统.

基于 TIADC 系统结构及系统输出与模拟输入信号之间的频谱关系, 本文提出一种通过求解并消除输出信号中的误差信号来校准 TIADC 采样时间误差的优化算法, 并通过仿真和测试实验, 验证了算法的有效性.

2 TIADC 系统频域模型

如图 1 所示为 M 通道 TIADC 系统,其中: n 为采样点数; f_s 和 T_s 分别为系统的采样率和采样周期; $x(t)$ 为模拟输入信号; $y(n)$ 和 $y_m(n)$ 分别为整个系统和子 ADC 的实际采样输出信号, $m = 0, 1, 2, 3 \cdots M-1$; ω 表示 TIADC 的数字频率; t_m 表示采样时间相对误差。




图1 TIADC系统结构

据文献^[4]知, TIADC 输出信号 $y(n)$ 的离散时间傅里叶变换 (Discrete-time Fourier Transform, DFT) 表示为:

$$Y(e^{j\omega}) = \frac{1}{M} \sum_{k=0}^{M-1} \sum_{m=0}^{M-1} e^{j(\omega - k\frac{2\pi}{M})t_m} e^{-jm\frac{2\pi}{M}} X(e^{j(\omega - k\frac{2\pi}{M})}) \quad (1)$$

对表达式 $e^{j\omega t_m}$ 进行泰勒展开, 忽略高阶得到:

$$e^{j\omega t_m} = 1 + j\omega t_m \quad (2)$$

把式(2)代入式(1)中, 整理得:

$$Y(e^{j\omega}) = X(e^{j\omega}) + C(e^{j\omega}) \quad (3)$$

这里, 误差信号 $c(n)$ 的 DFT 可以表示为:

$$C(e^{j\omega}) = \frac{1}{M} \sum_{k=1}^{M-1} A_k X(e^{j(\omega - k\frac{2\pi}{M})}) + \frac{1}{M} \sum_{k=0}^{M-1} B_k X(e^{j(\omega - k\frac{2\pi}{M})}) j(\omega - k\frac{2\pi}{M}) \quad (4)$$

其中:

$$A_k(e^{j\omega}) = \sum_{m=0}^{M-1} e^{-jm\frac{2\pi}{M}} \quad (5)$$

$$B_k(e^{j\omega}) = \sum_{m=0}^{M-1} e^{-jm\frac{2\pi}{M}} t_m \quad (6)$$

假设 k 值固定, 式(5)为 0, 因此式(4)可以简化为:

$$C(e^{j\omega}) = \frac{1}{M} \sum_{k=0}^{M-1} B_k X(e^{j(\omega - k\frac{2\pi}{M})}) \cdot j(\omega - k\frac{2\pi}{M}) \quad (7)$$

令 $H(e^{j\omega})$ 表示微分器:

$$H(e^{j\omega}) = j\omega \quad (8)$$

由式(3)知, TIADC 系统输出信号可以由输入信号和系统误差信号两部分组成。因此, 我们可以通过把系统误差信号从输出信号中消除, 来校正采样时间相对误差。

3 TIADC 采样时间相对误差校正方法

3.1 采样时间相对误差的估计算法

算法基本思想如下: 如果 TIADC 是理想采样, 任一通道的输出 $y_m(n)$ 与参考通道的输出 $y_0(n)$ 相比, 存在相位延迟, 如果能将延时补偿, 第 m 通道的输出和参考

通道的输出应一致; 实际上, TIADC 通道间存在采样时间相对误差, 因此补偿延时后的第 m 通道与参考通道仍有一定的误差, 利用这个误差, 基于 LMS 算法进行自适应迭代, 估计出采样时间相对误差。具体步骤如下:

步骤 1 要求输入信号有轻微的过采样。由于过采样, 采样后的输出信号 $y_m(n)$ 在 $2\lambda\pi$ 范围内不存在混叠, 将 M 路输出信号分别送至低通滤波器进行滤波, 得到信号 $y_{mm}(n)$ 。用 $H_d(e^{j\omega})$ 表示低通滤波器:

$$H_d(e^{j\omega}) = \begin{cases} 1, & 0 \leq |\omega| \leq 2\lambda\pi \\ 0, & 2\lambda\pi < |\omega| \leq \pi \end{cases} \quad (9)$$

步骤 2 利用补偿滤波器 $e^{-j\omega m(1+t_m)/M}$ 对待校正通道输出信号 $y_{mm}(n)$ 进行补偿。同理, 采用泰勒近似得:

$$e^{-j\omega m(1+t_m)/M} = e^{-jm\omega/M} (1 + (-j\omega m t_m/M)) = G(e^{j\omega}) + (-m/M) t_m H(e^{j\omega}) G(e^{j\omega}) \quad (10)$$

这里, 采用 Farrow 结构分数延时滤波器 $G(e^{j\omega})$ 来逼近 $e^{-j\omega m/M}$ 。经过相位和采样时间相对误差补偿后, 待校正通道的理想采样输出信号表示为:

$$y_{m0}(n) = y_{mm}(n) * g(n) + \quad (11)$$

$$y_{mm}(n) * g(n) * (-m/M) h(n) t_m(n)$$

其中, $g(n)$ 和 $h(n)$ 分别表示 Farrow 结构分数延时滤波器与微分器。理论上, 补偿后理想采样输出信号 $y_{m0}(n)$ 应与参考通道低通滤波后的数据 $y_{00}(n)$ 完全相同。实际上, 存在误差 $e(n)$:

$$e(n) = y_{00}(n) - y_{m0}(n) \quad (12)$$

基于 LMS 算法得到采样时间相对误差迭代公式为:

$$t_m(n+1) = t_m(n) + \mu \cdot e(n) \cdot T(n) \quad (13)$$

其中,

$$T(n) = y_{00}(n) * g(n) * (-m/M) h(n) \quad (14)$$

这里, μ 表示迭代步长参数, $T(n)$ 表示自适应时间误差模块的输入信号。 M 通道的估计模型如图 2 所示。

3.2 校正模型

为表达方便令:

$$B_{km}(e^{j\omega}) = e^{-jm\frac{2\pi}{M}} \quad (15)$$

式(7)可以表示为:

$$C(e^{j\omega}) = \frac{1}{M} H(e^{j(\omega - k\frac{2\pi}{M})}) [t_0 \quad t_1 \quad \cdots \quad t_m] \begin{bmatrix} B_{00} & B_{10} & \cdots & B_{k0} \\ B_{01} & B_{11} & \cdots & B_{k1} \\ \vdots & \vdots & \ddots & \vdots \\ B_{0m} & B_{1m} & \cdots & B_{km} \end{bmatrix} \begin{bmatrix} X(e^{j\omega}) \\ X(e^{j(\omega - 2\pi/M)}) \\ \vdots \\ X(e^{j(\omega - 2k\pi/M)}) \end{bmatrix} \quad (16)$$

依据反傅里叶变换, $c(n)$ 可以表示为:

$$c(n) = \frac{1}{M} (-1)^n h(n) t[n] b[n] I[n] \quad (17)$$

一般情况下, 系统的误差信号远远小于输入信号, 因此该校正算法利用输出信号来近似输入信号。




图2 M 通道TIADC系统的采样时间误差估计算法模型




图3 M 通道TIADC系统的采样时间误差校正模型

接下来,把 TIADC 系统的输出信号 $y(n)$ 和系统误差信号 $c(n)$ 送入减法器中,得到校正后的 TIADC 系统的输出信号 $y_c(n)$. 通过以上分析,就推导出 TIADC 系统采样时间相对误差的校正算法,校正模型如图 3 所示.

4 仿真与实验

4.1 两通道 TIADC 系统的仿真实验

实验基于 Matlab 仿真平台,构建一个两通道 200MHz 12-bit 的 TIADC 系统来验证算法的可行性.

实验 1 本实验以 42MHz 的正弦信号作为 TIADC 系统的输入信号,设置待校正通道的采样时间相对误差分别为 0.05、0.03、-0.02,在考虑量化噪声的情况下,实验结果如表 1 所示.其中测量偏差的公式为

$$\text{测量偏差} = |(\text{测量值} - \text{参数值}) / \text{测量值}| \times 100\% \quad (19)$$

从表 1 中可以看出,采用文章所述的估计算法,估

计出来的采样时间相对误差值的偏差控制在 1% 内,比文献[2,5]的测试结果更精确.

表 1 相对时间误差参数估计结果

仿真参数 t_1	迭代算法 ^[2]	测量偏差 (%)	盲估计算法 ^[5]	测量偏差 (%)	本文算法	测量偏差 (%)
0.05	0.0475	5.26%	0.0498	0.41%	0.0502	0.39%
0.03	0.0286	4.89%	0.0304	1.31%	0.0302	0.67%
-0.02	-0.0218	8.25%	-0.0201	0.50%	-0.0201	0.50%

实验 2 本实验旨在测试校正算法的有效性,采用实验 1 的估计值 (-0.02) 对正弦信号 (42MHz) 获取的数据进行数字补偿,补偿前后如下图 4 所示.




图4 TIADC系统输出信号补偿前后数据频谱图

显然,这两种补偿方法均有效地降低了 TIADC 系统由于通道之间的采样时间误差引入的噪声.而本文提出的算法比文献[6]中混合滤波器组算法更为有效,使得 SFDR 提高了约 60dB.

4.2 多通道 TIADC 系统的仿真实验

由第 3 节的 M 通道的校正结构可以看出,每增加一个通道,只需要增加一个低通滤波器、延迟滤波器和微分器即可,因此该算法很容易扩展到 M 通道.本节基于 Matlab 仿真软件,构建一个四通道 400MHz 12-bit 的 TIADC 系统,来验证校正算法的有效性.

实验 3 正弦输入信号为 1MHz 到 185MHz,设置待校正通道的采样时间误差分别为 -0.02、0.01、-0.01. 图 5 表示三个待校正通道不同频率下的采样时间相对误差估计值,其中虚线代表设置的误差值,实线代表实验测试的误差值.图 6 为采用图 5 所测的误差值,对三个待校正通道补偿前后输出信号的 SFDR 变化曲线.

如图 5 所示,采用文中所述的估计算法测出的不同频率下的采样时间误差值和设置值基本吻合,测量偏差在 1% 内.从图 6 中可以看出,补偿之后系统的 SFDR




图5 不同输入频率下的估计值




图6 补偿前后输出信号SFDR的变化曲线

平均提高了约 50dB.

4.3 实际信号验证实验

为了进一步验证上述校准算法,利用已有的采样速率为 100MHz、分辨率为 12 位的 ADC IP 软核,在 TSMC 0.18 μ m 1.8V/3.3V 1P5M CMOS 工艺上流片生产了 200MHz 的 TIADC 芯片,并制作了 PCB 测试板如图 7 所示.图 8 为 FPGA 开发板上,校准在 FPGA 开发板上完成.




图7 2路ADC构成的TIADC系统芯片




图8 校准和采集数据的FPGA开发板




图9 测试信号输出频谱(41.93M的正弦信号)

采集出的数据利用 Matlab 软件进行频谱分析,校正前后的频谱分别如图 9(a)和(b)所示.对比图 9(a)和(b)可以得到,文章提出的校正算法,可以使谐波由

校准前的 -43.59 dB 衰减到 -90.68 dB,补偿之后系统的 SFDR 提高了约 47dB.

5 结论

针对目前 TIADC 系统失配误差的校正算法不能校准采样时间误差或者难以硬件实现的问题,本文提出了一种基于系统输出信号与输入信号间频谱关系的 TIADC 校正方法.该校正算法在实现误差准确估计的同时求解出误差信号完成校正,不需要额外地增加补偿电路,从而降低了硬件设计的难度,提高了系统校正性能.将校正算法硬件实现,校准 200MHz 12 位的 TIADC 系统,验证了此校正算法的有效性.

参考文献

- [1] Black W C, Hodges D A. Time interleaved converter arrays [J]. IEEE Solid-State Circuits, 1980, 15 (12): 1022 - 1029.
- [2] Elbornsson J, Gustafsson F, Eklund J E. Blind equalization of time errors in a time-interleaved ADC System [J]. IEEE Transactions on Signal Processing, 2005, 53(4): 1413 - 1424.
- [3] Fan Jian-jun, Li Qiang, Li Guang-jun. Blind adaptive calibration of timing error for two-channel time-interleaved ADCs [A]. IEEE International Midwest Symposium on Circuits and Systems [C]. Seattle: IEEE, 2010. 233 - 236.
- [4] S Saleem, C Vogel. Adaptive blind background calibration of polynomial-represented frequency response mismatches in a two-channel time-interleaved ADC [J]. IEEE Trans Circuits Syst, 2011, 58 (6): 1300 - 1310.
- [5] Tzu-Yi Tang, Tsung-Heng Tsai, Chen Kevin. Timing mismatch background calibration for time-interleaved ADCs [A]. TENCON 2012-2012 IEEE Region 10 Conference [C]. Philippines, Cebu: IEEE, 2012. 1 - 4.
- [6] 刘素娟, 杨 ■, 陈建新. 混合滤波器组 ADC 通路失配偏差的校准 [J]. 电子学报, 2011, 39(8): 1889 - 1893
LIU Sujuan, YANG Yue, CHEN Jianxin. Calibration technique of channel mismatches in hybrid filter banks ADC [J]. Acta Electronica Sinica, 2011, 39(8): 1889 - 1893.

作者简介

刘素娟 女, 1978 年 10 月出生于山东巨野, 副教授, 研究生导师. 2001 年、2006 年分别在山东大学和北京工业大学获工学学士和工学博士学位. 现为北京工业大学电子信息与控制学院副教授, 研究方向为高速模数转换器、混合信号及数字信号处理等.

E-mail: liusujuan@bjut.edu.cn

齐佩佩 女, 1988 年 01 月出生于河北邯郸. 2011 年 7 月毕业于河北理工大学, 2011 年 9 月进入北京工业大学微电子学与固体电子学专业. 现为硕士研究生, 研究方向为高速 ADC.